Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 4-075347

From line 7 of the upper right column to line 16 of the lower right column on page 2

[Embodiment]

The present invention will be hereinbelow described in detail based on an embodiment.

Table 1 shows composition materials of a heterojunction bipolar transistor according to the present embodiment.

More specifically, in the heterojunction bipolar transistor, an InP buffer layer 2 ($\lambda_g = 0.92~\mu$ m), an n-InGaAs sub-collector layer 3 ($\lambda_g = 1.67~\mu$ m), an n-InP collector layer 4, an n-InGaAsP graded layer 5 having bandgap wavelengths (λ_g) of 1.00 μ m, 1.20 μ m and 1.30 μ m from the substrate side 1, a p-InGaAs base layer 6 ($\lambda_g = 1.67~\mu$ m), an n-InP emitter layer 7, an n-InGaAs cap layer 8 ($\lambda_g = 1.67~\mu$ m) are laminated in this order on an InP substrate 1, as shown in Figure 1. Reference number 9 denotes a collector electrode, reference number 10 denotes a base electrode, reference number 11 denotes an emitter electrode, and reference number 12 denotes an insulating film. In the above structure according to the present embodiment, the graded layer 5 is interposed between the base layer 6 and the collector layer 4, with an

advantageous result that the conduction band between the base layer 6 and the collector layer 4 is connected relatively smoothly with involving extremely small spike barriers, as shown in Figure 2. Figures 3(a) and 3(b) illustrate the characteristic of a HBT (HBTI) having the graded layer 5 and that of a conventional HBT (HBT2) not having the graded layer 5, respectively. The current amplification factor of the HBT1 according to the present embodiment is 490 while that of the HBT2 is 210, which indicates that the present embodiment can achieve a current gain more than twice as large as that of the HBT2. Further, the dependency of the current on a collector voltage of the HBT 1 is extremely smaller in ON state.

Wherein, in the embodiment, p and n are, of course, reversible.

[Table 1]

Layer	material	doping (cm ⁻³)	thickness (Å)
cap layer	InGaAs (λ g=1.67 μ m)	Se: 1.5×10^{17}	1000
emitter layer	InP	Si: 5.0×10^{17}	3000
base layer	InGaAs	Zn: 5.0×10^{18}	1000
graded layer	InGaAsP(λ g=1.30 μ m) InGaAsP(λ g=1.20 μ m) InGaAsP(λ g=1.00 μ m)	Si: 5.0×10^{16} Si: 5.0×10^{16} Si: 5.0×10^{16}	200 200 200
collector layer	InP	Se: 5.0×10^{16}	3000
sub-collector layer	InGaAs (λ g=1.67 μ m)	Se: 1.5×10^{17}	3000
buffer layer	InP	-	500
substrate	InP	Fe	-

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number: 02190135

(51) Intl. Cl.: H01L 21/331 H01L 29/205 H01L 29/73

(22) Application date: 18.07.90

(30) Priority:

(43) Date of application

publication:

10.03.92

(84) Designated contracting states:

(71) Applicant: FURUKAWA ELECTRIC CO LTD:THE

(72) Inventor: OKUBO NORIO KIKUTA TOSHIO

(74) Representative:


(54) HETROJUNCTION BIPOLAR TRANSISTOR

(57) Abstract:

PURPOSE: To make it possible to obtain HBT whose current gain is enhanced by installing an interposition layer comprising InGaAsP between a collector layer and a base layer.

CONSTITUTION: A conduction band between a base layer 6 and a collector layer 4 can be smoothly connected by means of an extremely low level of spiking by interposing a graded layer 5 between the base layer 6 and the collect layer 4. In terms of HBT 1 having the graded layer 5 thus obtained, the current amplification factor is 490, which provides current gain two times and more times compared with 210 of the prior art HBT 2. HBT 1 rarely depends on the collector current voltage when it is turned on.

COPYRIGHT: (C)1992,JPO&Japio



⑩日本国特許庁(JP)

⑫ 公 開 特 許 公 報 (A) 平4-75347

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成 4年(1992) 3月10日

H 01 L 21/331 29/205 29/73

7735-4M

H 01 L 29/72 7735-4M

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

ヘテロ接合パイポーラトランジスタ

②特 頭 平2-190135

平2(1990)7月18日 願 223出

大久保 @発 明 者

東京都千代田区丸の内2丁目6番1号 古河電気工業株式

会社内

⑫発 明 者 俊

東京都千代田区丸の内2丁目6番1号 古河電気工業株式

会补内

古河電気工業株式会社 の出 Ħ

東京都千代田区丸の内2丁目6番1号

田

1. 発明の名称

ヘテロ接合バイポーラトランジスタ

2. 特許請求の範囲

InP よりなるコレクタ層、InGaAsよりなるべー ス層およびInP よりなるエミッタ層が順次積層さ れたヘテロ接合バイポーラトランジスタにおいて、 コレクタ層とベース層の間にInGalisP からなる介 在層が設けられていることを特徴とするヘテロ接 合パイポーラトランジスタ。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、化合物半導体を用いたヘテロ接合バ イポーラトランジスタの改良に関する。

〔従来の技術〕

ヘテロ接合バイポーラトランジスタ(Heterojunction Bipolar Transistors、以下、HBTと 略す)は、次世代電子デバイスとしてその高電流 増幅率、高速性が期待され、現在、主にGaAs/Al GaAs系で盛んに研究開発が行われている。

最近では、IaP に格子整合する IaP系HBTの 開発も並行して進みつつある。 InP系HBTは、 そのベース層にInGaAsを用いるため、パンドギャ ップでほぼ決まるターンオフ電圧がシリコンバイ ポーラトランジスタとほとんど同じとなり既存回 路との互換性が期待され、またGaAs系HBTより 低消費電力型デバイスの可能性を有している。さ らに、本HBTはInP 系発光・受光デバイスとの 集積化が可能になるというメリットもある。

InP 系HBTとしては、エミッタ層とコレクタ 層にn-InP,ベース層にp-laGaAsを用いたInP 系ダ ブルヘテロ接合バイポーラトランジスタ(D-H BT) がある。しかしながら、この素子では、ベ ース・コレクタ間に導入されたヘテロ接合により、 第4図に示すように、エネルギイパンドの伝導パ ンドにスパイク状の障壁が形成され、電流利得が 稼げないという問題があった。そこで、最近にな り、ベース・コレクタ間にコレクタ層よりも不純 物濃度の高いInP 層を挿入することにより伝導バ 、ンド障壁を下げ、大きな電流利得を得ている

(IEEE Electron Device Lett., Vol.9, No.5, p.253,1988参照)。

[発明が解決しようとする課題]・

しかしながら、上述のように、ベース・コレクタ間にコレクタ層よりも不純物濃度の高いInP層で を挿入しても、スパイク状の伝導バンド障壁が依然として残るという問題があった。

(課題を解決するための手段と作用)

本発明は上記問題点を解決したヘテロ接合パイポーラトランジスタを提供するもので、InPよりなるコレクタ階、InGaAsよりなるベース層およびInPよりなるエミッタ層が順次積層されたヘテロ接合パイポーラトランジスタにおいて、コレクタ層とベース層の間にInGaAsPからなる介在層が設けられていることを特徴とするものである。

本発明は、上述のように、コレクタ層とベース 層の間にInGaAsP からなる介在層を設けると、 InGaAsのベース層とInP のコレクタ層との間のヘ テロバンドギャップが小さくなり、従って、スパ イク状の障壁も小さくなるという考えに基づいて

3

なり

Fーピング (cm-1)

紅

苹

2

衷

無

Se : 1.5

=1.67m)

InGaAs

キップ層

ス・ミストング 国 アール

いる。特に、この介在暦をInGaAsP のバンドキャップ波長を徐々に変えたグレーデッド層にするとヘテロバンドギャップが滑らかにつながり、スパイク状の障壁が極めて小さくなる。この介在層の厚さはInGaAsP の電子の拡散長よりも薄くする必要がある。

(実施例)

以下、実施例に基づいて本発明を詳細に説明す

第1表は本実施例のヘテロ接合バイポーラトランジスタの構成材質を示している。

即ち、第1図に示すように、InP基板1上にInP
(人。 = 0.92 m) バッファ暦2、n-InGaAs (人。
=1.67 m) サブコレクタ暦3、n-InP コレクタ暦
4、基板側からそれぞれギャップ波長(人。)が
1.00 m、1.20 m、1.30 mであるn-InGaAsP のグレーデッド層5、p-InGaAs (人。 = 1.67 m) のベース層6、n-InP のエミッタ暦7、n-InGaAs (人。 = 1.67 m) のキャップ層8を順次程層したものである。9はコレクタ電極、10はベース電極、11エ

900 8 ×101× 21 × Zn:5.0 ×10" Si:5.0 ×10' 1 : 5.0 Se: 1.5 79 =1.30m) =1.20m) =1.67 pm) .. . ž 333 IngaasP IngaasP IngaasP InGaAs Ingal 긭 핕 InP 2 奥上

アクタ語

サブコワク

N.77

基板

なお、上記実施例において、pとnを逆にして もよいことは言うまでもない。


(発明の効果)

以上説明したように本発明によれば、コレクタ 層とベース層の間にInGaAsPからなる介在層が設 けられているため、電流利得が向上したHBTが 得られるという優れた効果がある。

4. 図面の簡単な説明


第1図は本発明にかかるへテロ接合バイポーラトランジスタの一実施例の断面説明図、第2図は同実施例のベース・コレクタ間の伝導バンドの説明図、第3図(a)は同実施例のトランジスタ特性図、第3図(b)は従来例のトランジスタ特性図、第4図は従来のヘテロ接合バイポーラトランジスタのベース・コレクタ間の伝導バンドの説明図である。

1 … 基板、 2 … バッファ 層、 3 … サブコレク 夕層、 4 … コレクタ層、 5 … グレーデッド 層、 6 … ベース層、 7 … エミッタ層、 8 … キャップ層、 9 … コレクタ電極、 10 … ベ ース電極、 11 … エミッタ電極、 12 … 絶縁膜





第 1 図

特許出願人 古河電気工業株式会社



第 2 図





第 4 図